在Quartus中编写测试程序主要涉及以下步骤：
生成测试模板
选择 `Processing` -> `Start` -> `Start Test Bench Template Writer`。
等待完成后，打开生成的 `.vt` 格式文件，该文件已包含一些基本工作，如端口代码和接口变量声明。
添加测试代码
在生成的测试模板中添加所需的测试代码。一个基本的测试bench包含三个部分：信号定义、模块接口和功能代码。
编写测试激励文件
以8位计数器的Verilog源程序为例，编写modelsim仿真所需的测试激励文件。在测试bench中，复位信号 `initialbegin` 和其他测试信号（如时钟、数据等）需要正确配置。
编译和仿真
编译工程以确保所有文件正确无误。
运行仿真以验证设计是否满足预期。
```verilog
module test （
input a, b, // 定义输入
output out1, out2 // 定义输出
）；
assign out1 = a & b； // out1为a与b的与
assign out2 = a | b； // out2为a与b的或
endmodule
```
将此代码保存为 `test.v` 文件，并在Quartus中添加到工程中。然后，通过选择 `Processing` -> `Start` -> `Start Test Bench Template Writer` 生成测试模板，并填写完整后保存和编译。最后，运行仿真以验证测试结果。
建议在实际编写测试程序时，确保测试代码能够覆盖各种可能的输入情况，以全面验证设计的正确性。